ter Meer, Steinmeister & Partner GbR Beschwerdeaktenzeichen: T0265/05-351 Einspruch gegen EP 1 004 956 Hynix Semiconductor ./. Rambus Inc. Anlage UB2

19日本国特許庁(JP)

10 特許出願公開

®公開特許公報(A)

平1-159891

@Int.Cl.4

識別記号

庁内整理番号

四公開 平成1年(1989)6月22日

G.11 C 11/34

362

C-8522-5B

審査請求 未請求 発明の数 1 (全10頁)

公発明の名称 半導体記憶装置

> 20特 頤 昭62-322126

顧 昭62(1987)12月17日 会出

砂発 明 者 ଚ 島

兵庫県伊丹市瑞原4丁目1番地 三慶電機株式会社エル・ 康

雄

エス・アイ研究所内

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

勿発 眀

70発 明

エス・アイ研究所内 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

勿出 額 三菱電機株式会社

松 H

東京都千代田区丸の内2丁目2番3号

四代 弁理士 大岩 増雄

外2名

1. 発明の名称

半導体記憶鞋置

2. 特許請求の範囲

行および列状に配列されて各々が情報を 記憶するメモリセルからなるメモリセルアレイに 対し、行アドレスおよび列アドレスを拍定するこ とで前記メモリセルより情報を取り出す半準体配 復枝度であって、

行アドレス協定された1斤分のメモリセルの情 俗を検知し格納するセンスアンプと、

このセンスアンア内の各1ピット情報に対しそ れぞれ複数型のメモリセルを有し、前記センスア ンプ内の各債権を選択的にメモリセルに取り込む スタティックメモリセルアレイと、

前記スタティックメモリセルアレイあるいは前 記メモリセルアレイのいずれにアクセスするかを 選択するスイッチ手段と、

前記スタティックメモリセルアレイのいずれの メモリセルにアクセスするかを選択するウェイデ

コーダとを備えた半導体記憶装置。

- 前記スタティックメモリセルアレイは前 記センスアンア内の情報を予め定められたプロッ ク単位で取り込み、前記スタティックメモリセル アレイにおけるいずれのプロックにアクセスする かを選択するプロックデコーダをさらに狙えた特 許請求の範囲第1項記載の半導体記憶装置。
- 前記ウェイデコーダは前記スタティック メモリセルアレイにおける全てのメモリセルを非 話性にする機能をさらに鍛えた特許額求の範囲節 1項または第2項記数の半導体記憶装置。
- 3.発明の詳絶な説明

(産業上の利用分野)

この発明はキャッシュメモリを内部に有する半 導体記憶鼓響に関する。

(従来の伎術)

花来、コンピュータシステムのコストパフォー マンスを向上させるため、低速だが低コストで大 存員なダイナミックRAM(DRAM)をメイン メモリに使用し、このメインメモリとCPU団に

高速なパッファとして、小容品の高速メモリを取けることが、よく行われていた。上記してPUが必要としそうなデータのプロックをメインメモリとのロピーし、保持している。CPUがアクセスのデータがキャッシュとフトリムのデータをキュッシュメモリムのデータがカアドレスのデータンスをリーのアクロがアクロがアクロスのデータがデータがデータがデータがあり、とりには速なメインメモリ(DRAM)より、必要とするデータを取込む。

上記したキャッシュメモリシステムをメモリシステムに組み込むには、高価な高速メモリを必要とするのでコストを重視する小型のコンピュータシステムでは使用することができなかった。そこで、DRAMの有している。速アクセスの最近でいる。フクセスの最近でいる。以下、第5因の波形図を参照して、ページモー

ド,スタティックコラムモードの説明を行う。向 図において(a) は過常のDRAMのサイクル、(b) はページモードサイクル、(c) はスタティックコ ラムモードサイクルである。

四図(a) に示すように、過常サイクルでは、個 見RAS (Row Address Strobe)の以下エックでマ ルチプレクスアドレス信号MAより行アドレス (Row Address) RAをDRAM内に収込み、包号 CAS (Column Address Strobe)の時下エックで マルチプレクスアドレス信号MAより列アドレス (Column Address) CAをDRAM内に取り込む。 そして、行アドレスRA、列アドレスCAにより 選択されたメモリセルのデータをデータ出力 ・ Dout として得る。 通常サイクルは上記したサイ クルでデータを読み出すため、アクセス時間とし ては信角RASの降下エッグ時からデータ出力 Dout が有効になるまでの時間 t RAC (RASア ・クセスタイム)を娶する。このアクセス時間 t RAC は、通常100m8程度である。なお、 t_{RP} は信号RASのプリチャーク時間、 t_{C} はサ

イクル時間であり、通常 t_C = 200 n s 程度である。

岡図(b) に示すように、ベージモードサイクルでは同一行アドレスRA上で複数の列アドレスCAでデータの設出しが行える。 従って、アクセス時間は包号CASの降下エッジ時からデータ出力 Dout が有効になるまでの時間 t CAC (CASアクセスタイム) となり、通常サイクルでのアクセス時間 t BAC の半分包度の時間 となり、通常50 のようなのよりにはサイクルの関である。なお、 t CP は信号 CASのプリチャージ時間、t pc はサイクルの関である。

回図(c) に示すように、スタティックコラムモードではページモードの信号 CASの立下りエッジを不要にし、列アドレスCAをあたかもスタティックRAMのように動作させている。 従ってアクセス時間はマルチアレクス アドレス MA を化時からデータ出力 Dout が有効になるまでの時間 tas (アドレスアクセスタイム) となり、 tas (同様通常サイクルでのアクセス 図間 tas の半分程度となり、通常50ns 程度である。

第6図は、ベージモードあるいはスタティック コラムモードが可能な従来のDRAM業子の基本 構成を示す構成プロック図である。

同図に示すように、行アドレスパッファ1.列アドレスパッファ2がマルチプレクスアドレス信 分MAより各々行アドレスRA.列アドレス CA を取込んでいる。そして信号 RASの降下エッジ が行アドレスパッファ1に入力されると、行アド レスRAが行デコーダ3へ送られ、次段のワード ドライパ4を駆動することで、行アドレスRAに より選択されたメモリセルアレイ5内の1本のワード ・ド韓(図示せず)を活性化する。

そして、活性化されたワード環に協議された全 メモリセルのデータが、メモリセルアレイ 5 内の 全ピット間(図示せず)を介してセンスアンプ 6 へ送られる。センスアンプ 6 は得られたデータを 検知し、増幅する。したがって、この時点で指定 された行アドレス R A ー 行分のデータがセンスア ンプ 6 にラッチされている。以降、 行アドレス R A が同一のデータをアクセスする場合は、前送し たベークモード、スタティックコラムモードが利 用できる。

つまり、ページモードでは、信号 CAS の降下エッジが列アドレスパッファ 2 に入力されると、
列アドレス C A が列デコーダ 7 に送られ、センスアンプ 6 に格納されているデータ群のいずれかを有効にすることで、出力パッファ 8 を介してデータ出力 D out を行る。スタティックコラムモードの場合も起動をマルチブレクスアドレス M A の を 化による点を除き四様の動作を行う。なお、 9 は データの入出力を 刻切する! / O スイッチ、 1 O は入力パッファ、 D int データ入力である。

第7回はペークモード(あるいはスタティックコラムモード)を利用した問題キャッシュンステムを有する従来のメモリンステムのプロック構成といる。同間に示すように、このメモリンステムは8個の1M×1解成のDRAM素子11~18を使用し様成した1Mパイトのメモリシステムである。使ってアドレス線は20本(2²⁰ — 1048576 — 1M)を要とするが、突成上はアド

レスマルチプレクサ 2 1 より行アドレス R A (10ピット)、列アドレス C A (10ピット) に分けたマルチプレクスアドレス位号 M A が送られる 10本のアドレスねが各々の D R A M 素子 11~ 18に接続されている。

第8因は、第7因で示したメモリンステムのキャッシュ的作を示した放形因である。以下、第8 因および第6因を参照しつつ第7因のメモリンス テムの動作を説明する。なお、ラッチ22には、 既に在前にアクセスされた行アドレスRA1がラッチされており、センスアンプ6内には行アドレスRA1の全データが既にラッチされているとする。

このような状態で、 C P U 2 6 が必要とするデータの 2 0 ピットのアドレス信号 A d を アドレス ヴェネレータ 2 3 より発生する。このアドレス信号 A d から行アドレス R A 2 とラッチ 2 2 に 密納されている行アドレス R A 1 との比較を行い、 R A 1 - R A 2 であれば、

センスアンプ6に保持しているデータ群にアクセ スされた (キャッシュヒット) ことになり、コン パレータ24は話性化した ("H" レベル) キャ· ァシュヒット信号CH(Cache Hit) をステートマ シン25に送る。 話性化した信号CHを受けたス テートマシン25は信号RASを"L"レベルに 保ったまま、信号 CASをトグルする(立ち上げ ・ た後に立ち下げる)ページモード制御を行い、ア ドレスマルチプレクサ21はDRAM煮子11~ 18にマルチプレクスアドレスMAとして、刃ア ドレス C A を供給し、各 D R A M 素子 1 1 ~ 1 8 のセンスアンプ6に格納されたデータ群より、列 デコーダイにより遺択されたデータを取り出す。 このようにキャッシュヒットした場合、DRAM 東子11~18から古遠なアクセス時間 t cac で、 出力データDout が得られる。

一方、コンパレータ24において、RA1≠R A2が腎定されると、センスアンプ6に保持して いるデータ群以外にアクセスされた(キャッシュ ミス)ことになり、コンパレータ24はステート マシン25に非話性(『L『レベル)の信号CH を発生する。この時、ステートマシン25は毎月 RAS, CASの間にトグルする過常サイクルの DRAM煮子11~18の切算を行い、アドレス マルチプレクサ21は行アドレスRA2.列アド レスCAの順にマルチプレクスアドレスMAをD RAM煮子11~18に供給する。このようにキ ャッシュミスした場合、信号RASを餌8図に示 すようにプリチャークし、さらにDRAM素子1 1~18から低速なアクセス時間 t BAC で出力デ ータD_{out} が得られることになる。このため、ス テートマシン25はヴェイト信号Wait を発生し、 CPU26に特徴をかける。また、ラッチ22は コンパレータ24より活性化されないキャッシュ ヒット信号CHを受けると斬しい行アドレスRA 2を保持する。

(発明が解決しようとする問題点)

従来の簡品キャッシュシステムは以上のように センスアンプ 6 によりラッチする形式で得成され ているので、エントリー数は1である。従って、 回じ行アドレスRAに連続してアクセスする場合のみにキャッシュヒットとなるため、例えば連続する2つの行アドレスにまだがったプログラムルーチンが繰り返し実行される場合などには、必ずキャッシュミスが生じてしまうことになり、キャッシュヒット率が低いという問題点があった。

この発明は、上記した四層点を解決するためになされたもので、キャッシュヒット事を向上させた問題キャッシュシステムを有する半導体配便を 費を得ることを目的とする。

(問題点を解決するための手段)

この発明に係る半導体記憶を置は行および列状かに配列されて各々が情報を記憶するメモリセルアレイに対し、行アドレスをかけるなって、行アドレスを都定することで、行アドレスを都定することで、行行が知り出す方式であって、行を検知しるようであって、このセンスアンプと、このセンスアンプと、このセンスアンプと、では、自記センスアンプロの各情報を選択的によって、自記センスアンプロの各情報を選択のによって、自記センスアンプロの各情報を選択のに対し、自記センスアンプロの各情報を選択のに対している。

リセルに取り込むスタティックメモリセルアレイと、前記スタティックメモリセルアレイあるいは前記メモリセルアレイのいずれにアクセスするかを選択するスイッチ手段と、前記スタティックメモリセルアレイのいずれのメモリセルにアクセスするかを選択するウェイデコーダとを聞えて構成されている。

(作用)

この発明におけるスタティックメモリセルアレイはセンスアンプ内の1ピット情報に対し複数個のメモリセルが設けられているため、異なる行アドレス上のデータを保持することができる。

(実題例)

第1回はこの発明の一実施例であるキャッシュ機能を有するメモリシステムのDRAM業子の基本構成を示すプロック構成型である。内図において1~4、8~10及びCAS、RAS、MA、RA、CA、CHは任来と同じであるので説明は合略し、以下供来と異なる点について述べる。

風呂に示すようにメモリセルアレイ 5 をプロッ

クB1~B4と4分割して使用するため、センスアンプ6、1/0スイッチ9間にプロックB1~B4に対応してトランスファゲート31(31a~31d)、スタティックメモリセルアレイ32(32a~32d)を挿入している。トランスファゲート31は、第2因の詳細プロック構成図に示すようにプロックデコーダ34により各々が制御されるため、その準温・非導通により、メモリセルアレイ5のデータをプロック(B1~B4)甲位で、センスアンプ6を介して対応のスタティックメモリセルアレイ32a~32dへ転送が可能となる。

スタティックメモリセルアレイ 3 2 は、 第 2 因に示すように、センスアンプ 6 に格納された 1 ピット情報に対し、トランスファゲート 3 1 を介して 4 関のスタティックメモリセル 3 2 mi~3 2 m4を設けている。これらのメモリセル 3 2 mi~3 2 m4を設けている。これらのメモリセル 3 2 mi~3 2 mi~3 2 mi~4 が " H " レベルの時話性化する。

ウェイデコーダ35は抑1包で示すようにウェ

イアドレスパッファ36を介して入力されるウェイアドレスWAをデコードし、出力類 $W_1\sim W_4$ を選択的に"H" レベルに立上ける。

プロックデコーダ34 a~34d は、各々列アドレスCAの上位2ピットと信号CHの反転信号を入力信号とするアンドゲートG1によりその話性化が制御される。つまり、信号CHが"L"レベルで、カクデコーダ34 a~34 dのいないかが話性化プコーダ34 a~34 dのいなれかが話性化プコーダ34 a~34 dのいずれかがまたプロックデコーダ34 a~34 dのいずれかがたプロックデコーダ34 a~34 dのいずれかがたプロックデコーダ34 a~34 dのいずれかなたプロックデコーダ34 a~34 dのいずれかなたプロックデコーダ34 a~34 dのいずれかれていると対応する。一方、列デコーィッチ9のいずれか1つを有効にする

第3回はこの発明の一実施例であるキャッシュ 概能を有するメモリシステムを示したプロック研 成因である。同因に示すように、 徒来と異なり、 4 プロック、 4 スタティックメモリセル3 2 mi~ 3 2 m2 m k d で ある た め、 1 6 個 の ラッチ 2 2 a ~ 2 2 p (2 2 a ~ 2 2 d は プロック B 1 、 2 2 e ~ 2 2 h は プロック B 2、 2 2 l ~ 2 2 k は プロック B 3、 2 2 m ~ 2 2 p プロック B 4) を 設 けている。また、これらのラッチ 2 2 a ~ 2 2 p は 各々行アドレス R A とスタティックメモリ セル 3 2 m ~ 3 2 m ~ 3 2 m ~ 3 2 m ~ 5 0 た で お か し て お り、 アドレス 個 月 イアドレス W A を 格 的 し て お り、 アドレス 個 月 へ の の の アドレス C A の 上 位 2 ピットに よ り プロック 単位 に 4 個 選 択 される。

コンパレータ 2 4 は行アドレスを取り込みののサッチ 2 2 a ~ 2 2 D の中から選択された 4 個のラッチとしないに 1 個のラッチ 化 した で H * レベルの) キャッシュ ヒット 信 好 で に H た に けん で ファ ア に な かった 場合、 キャッシュ ヒット 信 号 C H を しなかった 場合、 キャッシュ ヒット 信号 C H を (* L * レベルの) キャッシュ ヒット 信号 C H を (* L * レベルの) キャッシュ ヒット 信号 C H を

出力する。

ウェイロジック37はコンパレータ24から出力されるキャッュヒット信号CHとウェイアドレスCWAを入力信号とし、キャッシュヒット時には、入力されたウェイアドレスCWAをそのままウェイアドレスWAとして、各DRAM11~18に出力する。一方、キャッシュミス時には、所定のアルゴリズムに従い決定されたウェイアドレスWAを各DRAM11~18及びラッチ228~22pに出力する。先に述べた所定のアルゴリズムとは、例えば単純な先入れ、先出し方式(FiFo:First-in、first-out)、あるいは風後にアクセスされた時刻が最も古いものを追い出す方式(LRU: Least recently used)等が考えられる。

以下、第4因のキャッシュヒット・キャッシュミス時の放形因を参照しつつ、第1因~第3因で示したこの発明の一実施例であるメモリシステムの動作を説明する。なお、ラッチ22a~22Dには、既に各プロックB1~B4の各スタティックメモリセル32m1~32m4において直前にアク

セスされた行アドレスRA1a~RA1D及び各ラッチ22a~22Dに該当するウェイアドレス が各々ラッチされており、スタティックメモリセルアレィ32a~32Dの各メモリセル32 $_{m1}$ ~32 $_{m4}$ にはその時のプロックB1~B4 ことの全データが成にラッチされているとする。

このような状態で、因示しないCPUが必及とする20ピットのアドレス信号Adをアドレス日号、スペータ23より発生する。このアドレス日号、Adから行アドレスRA2がコンバレータ24にレカされる。一つでは、アドレスの担保された2220ののおけれたとするのようで、アドレスの日間がある。ここで220のの記録を行アによる方ですることで220の記録を行アドレスの日間がある。ここで220の記録を行アによる方ですることで220の記録を行アドレスの行アドレスの行のよく2とで、RA16のいすれば、キャッシュにアトとみなし、スペースとしては、キャッシュにアトとかない、スペースとのようなは、エー・ア・フェートとかない。

話性化した("H"レベルの)キャッシュピット 信号でHをステートマシン25、ウェイロジック 3 7 及び各 D R A M 素子 1 1 ~ 1 8 に送り、R A 2 と一致した行アドレスを格納したラッチ 2 2 8 ~ 2 2 h に 格納されたウェイアドレスを信号で WA としてウェイロジック 3 7 に送る。 "H"レベル のキャッシュピット信号でHを受けたウェイロジック 3 7 は、入力されたウェイアドレス C WA を そ のままウェイアドレス W A として各 D R A M 1 1 ~ 1 8 に出力する。

この時、信号C H は"H"レベルとなるため、全てのプロックデコーダ3 4 は活性化せず、全トランスファゲート 3 1 は海流せず、スタティックメモリセルアレイ 3 2 とセンスアンプ 6 国は電気的に立断されている。

一方、ステートマシン25 は信号 CASをトグルするページモード 対関を行ない、アドレスマルチアレクサ21 はDRAM素子11~18 にマルチアレクスアドレスMAとして列アドレスCAを供給する。一方、各DRAM素子11~18 に入

17 198683

また、コンパレータ24においてRA2とRA1e~RA1hのすべてが不一致と特定されると、キャッシュミスとみなし、非話性(『L"レベル)のキャッシュヒットは号CHをステートマシン25.ウェイロジック36及び各DRAM案子11~18に送る。"L"レベルのキャッシュヒット信号CHを受けたウェイロジック37は所定のア

ルゴリズムにより決定されたウェイアドレスWA を名DRAM 菓子 1 1~18及びラッチ 2 2 8~・ 2 2 pに出力する。

この時、信号 C H は " L " レベルとなるため、
プロックデコーダ 3 4 b の み 話性 化され、トラン
スファゲート 3 1 b は 準通し、スタティックメモリセルアレイ 3 2 b とセンスアンプ 6 間は電気的に接続される。なお、他のスタティックメモリセルアレイ 3 2 a 。 3 2 c 、 3 2 d とセンスアンプ 6 個は電気的に盗断されたままである。

一方、ステートマシン25 は、信号 RAS を立ち下げ次に信号 CAS を立下げるサイクルで DRAM 集子 11~18の制御を行い、アドレスマルチプレクサ21は行アドレスRA2、列アドレス CAの順にマルチプレクスアドレスMAをDRAM 集子 11~18に供給する。一方、ウェイアドレスWAはウェイアドレスパッファ36を介し各DRAM 集子 11~18のウェイデコーダ35に入力される。そして、ウェイデコーダ35により、ウェイアドレスWAをデコードすることで出力額

W _ (I-1~4 のいずれか.) が"H"レベルに立上 る。そして、メモリセルアレイ5よりセンスアン ア6、トランスファゲート310及びスタティッ クメモリセルアレイ32b、1/0スイッチ9及 び出力パッファ8を介して、列デコーダイより道 択されたデータを出力データ Dout として読み出 す。同時に、スタティックメモリセルアレイ32 b内の"H"レベルに立上げられた出力祭W;に 接続されたメモリセル32g1内のデータを有換え る。ごのようにキャッシュミス時には、DRAM 森子11~18から低速なアクセス時間 t RAC で 出力データDout が知られることになる。このた め、ステートマシン25はウェイト信号Wait を 発生し、CPU26に特徴をかける。また、列ア ドレスCAの上位2ピットとウェイアドレスWA により選択されたラッチ228~22hのいずれ かには、折しい行アドレスRA2が保持される。 (他のラッチ22の低は夜化しない。)

このように、1斤分の賃報を保持したセンスアンプ6内の1ピット賃銀を4個のスタティックメ

モリセル3 2 81~3 2 84のいずれかに格納することができるスタティックメモリセルアレイ3 2 を 取けたため、エントリー数は4 である。その結果、 連載する 2 つの行アドレスにまたがったプログラムルーチンが繰り返し実行される場合などにも対 応することができ、キャッシュヒット率は向上する。

さらに、キャッシュヒット、キャッシュミス間におけるDRAM素子11~18のメモリ管理をプロックB1~B4単位で行えるようにしたため、各プロックB1~B4Aなが独立して行アドレスに対するデータ群をスタティックメモリセルアレイ328~32dに格納することができるので、エントリー数は4×4-16となり、なお一数キャッシュヒット単は向上する。

なお、和1図で示した実施例ではメモリの故出し、含込みに関係なく、例えばウェイデコーダ35に真込み低号WEを入力し、自込み時(WEーーし")は、全出力精W1~W4を非低性("し"レベル)に設定することで、信号CHの"H"。

特開平1-159891(7)

『L". ウェイアドレスWAの頃にかかわらず、スタティックメモリセルアレイ32内の全メモリセル32m1~32m4を活性化しないようにすることもできる。

なお、この支施例では、センスアンプ 6 の 1 ピット情報に対し4 例のスタティックメモリセル3 2 mi~3 2 m4のいずれかに格納する例を述べたが、この数は適当に地域することができる。また、この実施例ではメモリセルアレイ 5 を 4 プロック B 1 ~ B 4 構成としたが、プロックの分割数も適当に地域することは勿論可信である。

(発明の効果)

以上説明したように、この発明によればスタティックメモリセルアレイはセンスアンプ内の1ピット情報に対し複数個のメモリセルが設けられたため、異なる行アドレス上のデータを保持することができる。その結果、エントリーを増加することができるため、キャッシュヒット本を向上させることができる。


4. 図面の毎単な説明

図において、5 はメモリセルアレイ、6 はセンスアンプ、2 2 a ~ 2 2 p はラッチ、2 4 はコンパレータ、3 1 a ~ 3 1 d はトランスファゲート、3 2 a ~ 3 2 d はスタティックメモリセルアレイ、3 4 a ~ 3 4 d はプロックデコーダ、3 5 はウェイデコーダ、3 7 はウェイロジックである。


なお、各箇中間一符号は同一または相当部分を

示す。

化巨人 大岩蜡 雄




第 1 図





32---スタティャクメモリセルアレイ


第 2 図




第4 図







et 8 12



ter Meer, Steinmeister & Partner GbR Beschwerdeaktenzeichen : T0265/05-351 Einspruch gegen EP 1 004 956 Hynix Semiconductor ./. Rambus Inc. Anlage UB3

(19) JAPANESE PATENT OFFICE (JP)

(12) PUBLICATION OF UNEXAMINED (KOKAI) PATENT APPLICATION (A)

(11) Kokai (Laid-Open) Patent Application Number 1-159891

(43) Date of Disclosure: June 22, 1989

(51) Int. Cl.⁴ G 11 C 11/34 Identification Symbol

Intra-Agency Number

362

C-8522-5B

Examination requested: not yet requested Number of inventions: 1 (total of 10 pages)

(54) Title of the Invention: SEMICONDUCTOR MEMORY DEVICE

(21) Application Number: 62-322126(22) Filing Date: December 17, 1987

- (72) Inventor: Kazuyasu FUJISHIMA
 c/o Mitsubishi Electric Corporation
 LSI Research Institute
 Hyogo-ken, Itami-shi, Mizuhara 4-chome, 1-banchi
- (72) Inventor: Yoshio MATSUDA
 c/o Mitsubishi Electric Corporation
 LSI Research Institute
 Hyogo-ken, Itami-shi, Mizuhara 4-chome, 1-banchi
- (72) Inventor: Mikio ASAKURA
 c/o Mitsubishi Electric Corporation
 LSI Research Institute
 Hyogo-ken, Itami-shi, Mizuhara 4-chome, 1-banchi
- (71) Applicant: Mitsubishi Electric Corporation
 Tokyo-to, Chiyoda-ku, Marunouchi 2-chome, 2-ban, 3-go
- (74) Representative: Masuo OIWA, patent attorney, 2 others

Specifications

- 1. Title of the Invention: Semiconductor Memory Device
- 2. Scope of the Patent=s Claims

(1) A semiconductor manufacturing device, characterized by the fact a semiconductor device, having a memory cell array comprising memory cells in which various types of information are stored in rows and columns, so that information is acquired from said memory cells by specifying row addresses and column addresses;

is equipped with a sense amplifier, which detects and stores information in 1 row segments of a memory cell with a specified row address,

with a static memory cell array, having a plurality of respective memory cells, provided per 1 bit of information contained in this sense amplifiers, which acquires selectively information contained in said sense amplifier,

with a switch means, which has access to said static memory cell array or any of said memory cell arrays;

and with a way decoder, which selects and has access to any of the memory cells in said static memory cell arrays.

- (2) The semiconductor memory device of claim 1, characterized by the fact that information contained in said sense amplifier of said static memory cell array is acquired in predetermined block units, further equipped with a block decoder, which has access to any of the blocks in said static memory cell array.
- (3) The semiconductor memory device of claim 1 or 2, characterized by the fact that said way decoder is equipped with a function applying the non-activating state to all memory cells in said static memory cell array.
- 3. Detailed Explanation of the Invention

(Sphere of Industrial Use)

This invention relates to a semiconductor memory device which is provided with a built-in cache memory.

(Prior Art Technology)

In order to increase the cost-performance ratio of conventional computer system, a low-cost and low-speed dynamic RAM (DRAM) was often used in the past for a high-capacity main memory, while a low-capacity and high-speed memory was deployed with a high-speed CPU buffer for the main memory

[page 2]

The high-speed buffer mentioned above, called a cache memory, holds a copy of a block of data requested by the CPU from the main memory. The address data which is accessed by the CPU is acquired, when it is present in the cache memory (a cache hit), from the cache memory which contains the data requested by the CPU. On the other hand, when the data being accessed by the CPU is not present in the cache memory (a cache miss), the CPU will acquire the requested data from the low-speed main memory (DRAM).

Because expensive high-speed memory is needed to incorporate the cache memory system described above in the main memory system, it has not been possible to use such memory in compact computer systems due to the cost, as expensive high-speed memory was required. Therefore, a simple cache system construction was created utilizing a high-speed access function of DRAM having the page function, or the static column mode function, etc.

The reference below in the waveform diagram shown in Figure 5 explains the performance of the page mode and the static column mode operations. As shown in Figure 5, diagram (a) indicates a normal DRAM cycle, (b) indicates the page mode, and (c) indicates the static column mode cycle.

As shown in Figure 5 (a), during the normal cycle, at the falling edge of the <u>RAS</u> (Row Address Strobe) signal, the row address RA (Row Address) is incorporated in the DRAM from the multiplex address signal MA, while the column address CA (Column Address) is incorporated in the DRAM from the multiplex address signal MA at the falling edge of the <u>CAS</u> (Column Address Strobe) signal. After that, the data output D_{OUT} of selected memory cells is obtained from the row address RA and column address CA. Because the data is read in the above-described cycle during the normal cycle, a time period is required from the point of the falling edge of the <u>RAS</u> signal to the point in time t_{RAC} (RAS access time) when the data output D_{OUT} becomes valid. This access time period t_{RAC} is normally about 100 ns. In addition, t_{RP} is the precharge time period of signal of the <u>RAS</u> signal and t_C is the time period of the cycle, which normally equals about $t_C = 200$ ns.

Diagram (b) indicates the situation when data is read in a plurality of column addresses CA on the same row on address RA in the page mode cycle. Accordingly, a time period t_{CAC} (CAS access time) is created from the point of the falling edge of the <u>CAS</u> signal to the point when the data output d_{OUT} becomes valid as a time corresponding to about half of the access time period t_{RAC} during a normal cycle. In addition, t_{CP} is the precharge time period of the <u>CAS</u> signal, and t_{PC} is the cycle time period.

Diagram (c) indicates the situation when the falling edge of the page mode CAS signal is not required in static column mode, since the operation is conducted as with column address CA in static RAM. Accordingly, an access time period t_{AA} (address access time) is created from the point when the multiple address MA is changed to the point when the data output D_{out} becomes valid, which corresponds to about a half of the access time period t_{RAC} during a normal cycle of the same t_{CAC}, which is normally about 50 ns.

Figure 6 is a construction block diagram which shows the basic construction of a DRAM

element according to prior art enabling page mode or static column mode.

As shown in the same figure, the construction includes a row address buffer 1 and a column address buffer 2, incorporating multiplex address signal RA and column address CA. In addition, when the falling edge of the <u>RAS</u> signal is input to the row address buffer 1, the row address signal is sent to a row decoder 3. At the next stage, when a word driver 4 is operated, 1 word line (not shown in the figure) contained in a memory cell array 5 will be activated by the row address signal RA.

Also, the data of the memory cells connected to an activated word line is sent through all the bit lines (not shown in the figure) from the memory cell array 5 to a sense amplifier 6. The sense amplifier 6 detects and amplifies obtained data. Accordingly, the data in one line of the line address RA specified at this point in time is latched by the sense amplifier 6. After that, when the same data is accessed in the line address RA, the page mode and the static column mode described above can be utilized.

[page 3]

Specifically, during the page mode, when the falling edge of the <u>CAS</u> signal is input to the column address buffer 2, the column address CA is sent to a column address decoder 7 and because one of the data groups stored in the sense amplifier 6 becomes valid, data output Dour will be obtained through the output buffer 8. The operations are performed in the same manner also during the static column mode, except for the point when the multiplex address MA is changed. In addition, 9 is an I/O switch controlling the input and output of data, and D_{IN} is a data input.

Figure 7 is a block construction diagram showing a conventional memory system having a simple cache system utilizing the page mode (or static column mode). As shown in the same figure, this memory system is a 1 M byte memory system constructed so that 8 DRAM elements $11 \sim 18$ are used with 1 M x 1 construction of 8 individual elements. Accordingly, while 20 address lines are required ($2^{20} = 1948576 = 1$ M), multiplex signal MA is in reality sent from an address multiplexer 21 divided to column address CA (10 bits) by 10 address line to respective connected DRAM elements $11 \sim 18$.

Figure 8 is a waveform diagram indicating the cache operation of the memory system shown in Figure 7. The following is an explanation of the operation of the memory system shown in Figure 7 with reference to Figure 8 and Figure 6. Moreover, it is assumed that row address RA1 is latched by latch 22 just prior to being accessed, and that all the data in the row address RA1 contained in the sense amplifier 6 has been latched.

During this state, address signal A_d containing 20-bit data is generated by the generator 23 as required data. When the row address data RA2 obtained from this address signal A_d is input to converter 24, this row address RA2 is compared to the row address RA1, which is stored

in the latch 22, by the comparator 24, and if RA1 = RA2, the data group held in the sense amplifier 6 will be accessed (a cache hit).

The comparator 24 will therefore send activated ("H" level) cache hit signal CH (Cache Hit) to a state machine 25. When the state machine 25 receives an activated CH signal, the RAS signal is maintained on the "H" level, the page mode is controlled by toggling of the CAS signal (rising is followed by falling), the address multiplexer 21 supplies the column address CA as multiplex address MA to the DRAM elements $11 \sim 18$, and selected data is acquired from the column decoder 7 from the data groups stored by the sense amplifier in each of the DRAM elements $11 \sim 18$. When a cache hit occurs in this manner, output data D_{out} can be obtained with the high-speed access time t_{CAC} from the DRAM elements $11 \sim 18$.

On the other hand, when it is determined by the comparator 24 that RA1 \neq RA2, because a data group has been accessed which is outside of the data group that is held in the sense amplifier 6, the comparators 24 will generate signal deactivating the CH signal ("L" level) for the state machine 25. At this time, the state machine 25 will exercise control over the DRAM elements $11 \sim 18$ so that the normal cycle will be applied sequentially to the RAS and CAS signal, and the address multiplexer 21 will supply the multiplex address MA with the sequence of the column address CA to the DRAM elements $11 \sim 18$. When a cache miss has occurred in this manner, precharging is carried out with the RAS signal as shown in Figure 8, and output data D_{out} will be obtained with the low-speed access time period t_{RAC} from the DRAM elements $11 \sim 18$. Because of that, the state machine 25 will generate the wait signal Wait and the standby mode is applied to the CPU 26. In addition, when the latch 22 receives cache hit signal CH which has not been activated by the comparator 24, a new row address 22 will be held.

(Problems to Be Solved by the Invention)

With the conventional simple cache system that was provided with a construction of the type in which latching was applied with the sense amplifier described above, I entry was available.

[page 4]

Accordingly, because a cache hit was enabled only if there was a connection to the same row address RA, a cache miss was in the end thus generated for example when there were 2 row addresses or when repeated operations were carried out with an extended program routine, creating a problem known as a low cache hit rate.

The purpose of this invention is to solve the problem described above by providing a semiconductor memory device which has a simple cache hit system enabling to increase the cache hit system.

(Means to Solve Problems)

The semiconductor memory device of this invention provides a construction, applied to a memory cell array comprising memory cells in which information is stored in arrays in the shape of rows and columns, with a method wherein that the information is acquired from said memory cells when the row address and column address is specified;

equipped with a sense amplifier, which detects and stores information in 1 row segments for a specified row address;

with a static memory cell array, having a plurality of memory cells, provided for each 1 bit of information contained in this sense amplifier, and which selectively incorporates in the memory cells respective information items contained in said sense amplifier;

with a switch means, which enables in a selective manner access to one of said memory cell arrays;

and with a way decoder, which selects whether and which of the memory cells is to be accessed in said static memory cell array.

(Operation)

Because the static memory cell array is provided with a plurality of memory cells per 1 bit of information contained in a sense amplifier, the data can be held in different row addresses.

(Embodiment)

Figure 1 is a block diagram showing the basic construction of the DRAM elements of a memory system having a cache function in one embodiment of this invention. Because as shown in this figure, items $1 \sim 4$, $8 \sim 10$, and <u>CAS</u>, <u>RAS</u>, MA, RA, CA, CH are identical to the prior art example, an explanation of these items are omitted and only points which are different from the conventional example are explained below.

As shown in the same figure, a memory cell array 5 is used, which is divided into 4 block segments B1 \sim B4, wherein a transfer gate 31 corresponding to the blocks B1 \sim B4, and a static cell memory array 32 (32a \sim 32d) are inserted between a sense amplifier 6 and an I/O switch 9. Because the transfer gate 31 is controlled with a block decoder 34 using the block configuration shown in detail in Figure 2, transmission of data in the memory cell array 5 to the static memory cell arrays 32a \sim 32d is enabled in block units (B1 \sim B4) through the corresponding part of the sense amplifier 6 when a conductive or non-conductive status of this configuration is created.

As shown in Figure 2, in the static memory cell array 32 are deployed 4 static memory cells $32_{m1} \sim 32_{m4}$ via the transfer gate 31, corresponding to 1-bit information stored in the sense amplifier 6. These static memory cells $32_{m1} \sim 32_{m4}$ are activated by the "H" level of the output lines $W_1 \sim W_4$ of the way decoder 35.

As shown in Figure 1, the way decoder 35 decodes the way an address WA is input through the way address buffer 36, so that the "H" level is selectively applied to the output lines $W_1 \sim W_4$.

The block decoders 34a ~ 34d are controlled by activation applied by an AND gate G1 when input signal is created with inverted signal to the signal CH and to the upper 2 bits of the column address CA. Specifically, when the CH signal is at the "L" level, one of the block decoders 34a ~ 34d, selected by the upper 2 bits of the column address CA, is activated. When the CH signal is at the "H" level, none of the block decoders 34a ~ 34d is activated. In addition, when one of the block decoders 34a ~ 34d is activated, the corresponding transfer gate 31a ~ 31d is rendered conductive. On the other hand, when the column decoder 7 inputs the column address signal CA, one of the I/O switches 9 is rendered valid.

Figure 3 is a block diagram showing the construction of a memory system having the cache function in one embodiment of this invention. As shown in the same figure, unlike according to prior art, a construction is created containing 4 blocks, with 4 static memory cells $32m1 \sim 32m2$, 16 latches $22a \sim 22p$ are deployed ($22a \sim 22d$ for block B1, $22e \sim 22h$ for block B2, $22i \sim 22l$ for block B3, and $22m \sim 22p$ for block B4).

[page 5]

Also, these latches $22a \sim 22p$ are used to store way addresses WA, indicating which item is to be selected in respective row addresses RA and static memory cells $32_{ml} \sim 32_{m4}$ so that 4 items can be selected in block units from the upper 2 bits of the column address CA of the address signal A_d .

The comparator 24 incorporates the row addresses and compares the to 4 stored row addresses selected from the latches 22a ~ 22p, so that if there is a coincidence, this is considered as a cache hit in 1 latch and the cache hit signal CH is activated (at the "H" level) and output. At the same time, the way address CwA, stored in the coinciding latch 22, is output to the way logic 37. On the other, if there is no coincidence in any of the 4 selected latches, this is considered a cache miss and the deactivated cache hit signal CH (at the "L" level) will be output.

When the cache hit signal CH and way address signal C_{WA} are input as an input signal from the comparator 24, when there is a cache hit, the way logic 37 outputs the input way address C_{WA} as is in the form of the way address WA to each DRAM 11 ~ 18. On the other, when there is a cache miss, the way address WA specified according to a specific algorithm is output to each DRAM 11 ~ 18 and latch 22a ~ 22p. However, other methods are also conceivable, for example the simple first input – first output method (FIFO: First-In, First-Out), or the method based on the access time interval of the oldest item (LRU: Least Recently Used), or a similar method.

The cache hit and cache miss operation of the memory system in one embodiment of this

invention as shown in Figures 1 \sim 3 will now be explained with reference to the waveform diagram shown in Figure 4. In addition, it is assumed that just before the latches 22a \sim 22p have been accessed, the corresponding wait address of row addresses RA1a \sim RA1p and respective latches 22a \sim 22p were latched, and that all of the data in each memory cell $32_{m1} \sim 32_{m4}$ of the static memory cell arrays $32a \sim 32p$ was already latched at that time in each block B1 \sim B4.

In a similar state, when this is requested by the CPU, not shown in the figures, address signal Ad having 20 bits will be generated by the address generator 23. The row address RA2 will be output from this address signal Ad to the converter 24. On the other hand, only 4 of the latches 22a ~ 22p, corresponding to the blocks B1 ~ B4 selected by the upper 2 bits in the column address CA of the address signal Ad, will be valid. In this case, it will be assumed for explanation purposes that when the latches 22e ~ 22h of the block B2 have been selected, a comparison is performed of the input row address RA2 and of each row address RA1e ~ RA1h stored in the latches 22e ~ 22h by the comparator 24. If one of the addresses RA1e ~ RA1h coincides with RA2, this will be considered a cache hit, the cache hit signal CH will be activated (at the "H" level) and sent to the state machine 25, the way logic 37 and each DRAM element 11 ~ 18. If the row address coincided with RA2, the way address signal CWA, which is stored in the latches 22e ~ 22h, is sent to the way logic 37. When the cache hit signal CH is received at the "H" level by the way logic 37, the input way address CWA will be output as is in the form of the way address WA to each DRAM 11 ~ 18.

Because the "H" level of the CH signal has been created at this time, the block decoder 34 will not be activated at all, the transfer gate 31 will be rendered completely non-conductive, and the electrical connection between the static memory array 32 and the sense amplifier 6 will be interrupted.

On the other hand, the state machine 25 performs page mode control by toggling of the $\underline{\text{CAS}}$ signal, and the address multiplexer 21 furnishes the column address CA as the multiplex address MA to the DRAM elements $11 \sim 18$.

[page 6]

Moreover, the way address WA input to each DRAM element $11 \sim 18$ will be input through the way address buffer 36 to the way decoder 35. Also, when the way address WA is decoded by the way decoder 35, the level of the output line W_i is raised to the "H" level (wherein i equals one of the items $1 \sim 4$). When this occurs, the data of the column address selected by the column decoder 7 from the memory cell 32_{mi} , connected to the output line W_i in which the level was raised to the "H" level inside the static memory cell array 32b of each DRAM element $11 \sim 18$, is output through the I/O switch 9. When a cache hit has occurred in this manner, output data D_{out} can be obtained with the high-speed access time period T_{CAC} .

Also, when no coincidence has been determined by the comparator 24 in RA2 and RA1e ~ RA1h, since this is considered a cache miss, non-activating cache hit signal CH (at the "L"

level) will be sent to the state machine 25, wait logic 36 and each DRAM element $11 \sim 18$. When the cache hit signal CH has been received at the "L" level, the way logic 37 outputs the way address specified according to a specific algorithm to each DRAM element $11 \sim 18$ and to the latches $22a \sim 22p$.

Because the CH signal is created at the "L" level at this time, only the block decoder 34b will be activated, the transfer gate 31b is rendered conductive, and an electrical connection is created between the static memory cell array 32b and sense amplifier 6. In addition, the electrical connection is disconnected between the other static memory cell arrays 32a, 32c, 32d and the sense amplifier 6.

On the other hand, when the \underline{RAS} signal is falling, next, the state machine 25 applies control to the DRAM element $11 \sim 18$ in the falling cycle of the \underline{CAS} signal, and the address multiplexer 21 supplies the multiplex address MA in the sequence row address RA2, column address CA, to the DRAM elements $11 \sim 18$. Also, the way address WA is input through the way address buffer 36 to the way decoder 35 of each DRAM element $11 \sim 18$. Further, because the way address WA is decoded by the way decoder 35, the level of the output line W_i (wherein I equals one of the items $1 \sim 4$) is raised to the "H" level.

Also, the data selected by the column decoder 7 through the sense amplifier 6, transfer gate 31b and static memory cell array 32b, I/O switch 9 and output buffer 8 from the memory cell array 5, is read as output data D_{out} . At the same time, data contained in the memory cell 32_{mi} , which is connected to the output line Wi in which the level was raised to the "H" level inside the static memory cell array 32, is rewritten. During a similar cache miss, output data D_{out} is therefore obtained with the low-speed access time period T_{RAC} from the DRAM elements 11 ~ 18. Because of that, the state machine 25 generates the wait signal Wait and the wait state is applied to the CPU 26. Further, a new row address RA2 is held in one of the latches 22e ~ 22h selected by the way address WA and by the upper 2 bits of the upper column address CA (the value of the other latches 22 remains unchanged).

In this manner, because 1-bit information contained in the sense amplifier 6 holding information corresponding to 1 row segment can be stored in any of the 4 static memory cells $32_{m1} \sim 32_{m4}$, 4 entries are available in the static memory cell array 32. As a result, the cache hit rate is increased in cases such as when the program routine is realized repeatedly so that it is continuously extended to 2 row addresses, etc.

Further, because the memory logic of the DRAM elements $11 \sim 18$ can be realized in the block units $B1 \sim B4$ during a cache hit or during a cache miss, data groups corresponding to row addresses can be stored independently per each block $B1 \sim B4$ in the static memory cell arrays $32a \sim 32d$, which means that the number of entries corresponding to $4 \times 4 = 16$ is created, enabling to increase the cache rate even more.

Furthermore, the invention can be applied not only to memory reading and writing operations as indicated in the embodiment shown in Figure 1. For example, when write signal \underline{WE} is input to the way decoder 35 so that all the output lines $W_1 \sim W_4$ are set to the

non-activating state during writing operations ($\underline{WE} = \text{"L"}$), all the memory cells $32_{ml} \sim 32_{md}$ in the static memory cell array can be set to the inactive state regardless of the value of the way address WA, and regardless of whether the CH signal is at the "H" level or the "L" level.

[page 7]

Further still, although an embodiment was explained in which the storage of 1-byte information of the sense amplifier was enabled to any of 4 static memory cells $32_{m1} \sim 32_{m4}$, this number can be suitable increased or decreased. Also, while a construction comprising 4 blocks B1 \sim B4 was used for the memory cell array 5 in this embodiment, it goes without saying that the number of the block segments can be also increased or decreased as appropriate.

(Effect of the Embodiment)

As was explained above, because multiple memory cells are deployed for 1-byte information contained in a sense amplifier with the static memory cell array of this invention, data can be held on different row addresses. The result is that that the cache rate can be increased because the number of entries is increased.

Brief Explanation of Figures

Figure 1 is a diagram explaining the construction of DRAM memory elements in one embodiment of this invention, Figure 2 is a diagram explaining in detail the construction of the DRAM element shown in Figure 1, Figure 3 is a block diagram showing the construction of a memory system having the cache function in one embodiment of this invention, Figure 4 is a waveform diagram explaining the cache operation in one embodiment of this invention, Figure 5 is a waveform diagram indicating the high-speed access function in a DRAM device, Figure 6 is a diagram explaining the construction of a DRAM element in a memory system having the cache function according to prior art, Figure 7 is a diagram showing the block construction of a memory system having the cache function according to prior art, and Figure 8 is a waveform diagram showing the cache function according to prior art.

In these figures, 5 is a memory cell array, 6 is a sense amplifier, $22a \sim 22p$ are latches, 24 is a comparator, $31a \sim 31d$ are transfer gates, $32a \sim 32d$ are static memory cell arrays, $34a \sim 34d$ are block decoders, 35 is a way decoder, and 37 indicates a way logic.

Also, the same symbols are applied to the same or corresponding parts.

Representative: Masuo OIWA, patent attorney.

Figure 3

21 address multiplexer 23 address generator 24 comparator 25 state machine 37 way logic

[page 8]

Figure 1

- row address buffer 2 column address buffer 3 row decoders 4 word driver 5 memory arrays B1, B2, B3, B4 6 sense amplifier 7 block decoder output buffer 8 10 input buffer 31 transfer gates 32 memory cell array 34a block decoder column decoder 34b
- 32 static memory cell array

way decoder way address buffer

Figure 2

35

36

- (A) block decoder
- (B) I/O switch
- (C) static memory cell
- (D) transfer gate
- (E) block boundary

[page 9]

Figure 4

system clock (A)

Figure 5

- (a) normal cycle
- page mode cycle (b)
- static column mode cycle (c)
- valid (1)
- (2) valid
- valid
- (3) (4) valid

Figure 6

- row address buffer
- 2 column address buffer
- 3 row decoder
- word driver
- memory cell array
- sense amplifier 6
- column decoder 7
- output buffer
- I/O switch
- 10 input buffer

[page 10]


Figure 7

- address multiplexer 21
- 22 latch
- address generator 23
- comparator 24
- 25 state machine

Figure 8

(A) System clock

示す。




BI

RAS O

MA O (RA/CA)

CAS O

CH O



CA 34B 34B, \$1=3-9 34c 34d 10 DIN

32---スタティャクメモリセルアレッ

fat 2 fg

